北大中科院造芯片登上顶刊比英伟达A100快478倍

2026-07-14 | 来源: 芯东西 | 转到微信 | 有0人参与评论 | 字体: 放大缩小 | 收藏 | 打印

芯东西7月14日报道，7月2日，新基石研究员、北京大学集成电路学院/集成电路高精尖创新中心教授、深圳研究生院信息工程学院院长杨玉超团队，联合中国科学院上海微系统与信息技术研究所宋志棠研究员团队等，在国际顶级学术期刊《科学》发表题为“A sub-10-millisecond neural dynamical system based on phase-change memristors（基于相变忆阻器的亚10毫秒神经动力系统）”的研究成果。

相关团队成功研制出全球首个基于相变忆阻器的毫秒级神经动力学系统芯片，突破了相变型忆阻器长期面临的“可控存内计算”国际难题，首次将神经动力学系统的单步运算时延压缩至2.12毫秒。

实验结果显示，在执行相同神经动力学任务时，该系统相比当前最先进ASIC专用加速器速度提升3.82至36.27倍，功耗降低到7.8%至3.9%；在脑皮层表面重建等高保真脑建模任务中，该系统相比英伟达A100 GPU，速度提升50.38至478.18倍。

北京大学蔡磊博士后（现任北京化工大学讲师）、北京大学陶耀宇助理教授、中国科学院上海微系统与信息技术研究所解晨晨研究员和北京大学闫龙皞博士后为该论文的共同第一作者，杨玉超教授、宋志棠研究员、北京大学朱毅鑫助理教授和陶耀宇助理教授为该论文通讯作者。

《科学》杂志同期针对该研究发表专题观点评述文章（Perspective），高度评价该工作“代表了一种物理驱动计算的理念转变”。相关工作入选“面向2030北京大学重大培育项目”。

该研究得到新基石研究员项目、国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室、深圳市重点产业研发计划等支持。

论文链接：https://doi.org/10.1126/science.aee6277

一、利用可控连续电导完成动态迭代计算，兼具高精度与实时性

神经动力学系统将神经网络的表达能力与微分方程的连续演化机制相结合，可以模拟大脑神经活动中的连续变化过程，可被应用于物理世界建模、计算成像等领域。但自其诞生半个世纪以来，这类系统面临一个难题：模型精度越高，计算量越大，想做到实时运行十分困难。

具体而言，神经动力学系统将神经网络的表达能力与微分方程的连续演化机制结合起来，能够从带噪声、不完整的影像数据中恢复平滑、拓扑一致的三维脑结构。但其求解过程需要反复积分、误差控制和自适应步长搜索，计算量巨大，并且在传统冯·诺依曼计算架构中存储与计算分离，神经动力学系统中间变量需要在处理器和存储器之间反复传输，导致延迟和能耗增加。

面对这一难题，杨玉超研究团队从忆阻器器件物理出发，提出了一条以“可控存内计算”为核心的融合创新路线：不是把传统数字电路做得更快，而是换了一条研发路径，用相变存储器本身的物理特性来做计算。

相变存储器具有连续电导演化和多级电导调控能力，其电导状态不仅可以被精细编程，而且能够在特定时间窗口内呈现可预测、可映射、可调控的动态变化。

研究团队利用相变存储器这一特性，将其与神经动力学系统中的自适应积分过程建立对应关系，使器件本身的电导演化不再只是存储状态的变化，而成为可被精确利用的原位计算过程。

基于这一发现，该团队提出细粒度可控电导演化机制，将有效积分步长直接编码为相变存储器的电导状态，并利用器件自身物理演化完成自适应步长搜索。

简单来说，过去由数字电路完成的步长搜索、判断和调整，现在可以通过忆阻器内部的物理变化完成。

▲细粒度可控电导漂移调控机制

同时，该团队利用相变存储器的多级电导调控能力，构建高密度存内计算阵列，将内嵌神经网络的权重存储和矩阵运算统一映射到器件阵列中。

通过这种方式，神经动力学系统中的两类核心计算——自适应积分步长搜索和神经网络矩阵运算，被统一放入存内计算架构中完成，减少了传统芯片中的数据搬运、缓存访问以及大量乘加运算。

该方案减少了传统数字硬件中频繁的读写、乘法运算、缓存访问与数据搬运等高开销操作，兼具高精度与实时性，为后摩尔时代计算芯片提供了一种全新范式。

中科院48岁美女博导去世死因曝光从埃及运回

低空经济领军人物、又一中科院院士被抓

中科院48岁女博导李新影在埃及去世死因曝光

▲多级电导特性精准映射调控机制

这一成果标志着在神经动力学系统实时计算方面取得关键突破，它不仅将原本需要离线运行的复杂建模方法推向毫秒级实时在线操作，也为下一代脑机接口、脑数字孪生、神经导航和神经退行性疾病智能诊疗提供了全新的硬件底座。

▲基于相变型忆阻器的毫秒级神经动力学系统

二、运行频率为50 MHz，单次迭代计算时延达2.12毫秒

基于上述设计，研究团队采用40纳米工艺制造了一款神经动力学芯片。

该芯片集成存内计算阵列和步长漂移阵列，总面积仅0.28平方毫米，同时搭载编程脉冲生成电路、模数转换器等外围模块。

芯片运行频率为50 MHz，单次积分计算仅需9级流水，最终实现2.12毫秒的神经动力学单次迭代计算时延，首次将神经动力学硬件系统运行时间推进到毫秒级。

▲基于相变型忆阻器的神经动力学芯片性能

研究团队将该芯片用于大脑白质与脑灰质皮层表面的实时重建以及三维流形网格生成。结果表明，该系统能够生成平滑、闭合、拓扑一致的脑皮层表面，准确刻画复杂皮层褶皱结构，并有效抑制传统神经网络方法中常见的自相交（Self Intersection）和非流形伪影。

重建结果在对称表面平均距离（Average Symmetric Surface Distance）和豪斯多夫距离（Hausdorff Distance）等指标上均显示出优势，满足高保真脑结构建模要求。

▲实时大脑皮层表面重建以及三维流形网格生成

这类能力未来可用于脑机接口中的实时脑状态分析，在医学场景中，该技术也有望支撑脑数字孪生、术中神经导航、脑皮层实时重建和神经退行性疾病辅助诊断，例如识别阿尔茨海默症、帕金森病等疾病的脑结构和脑功能的细微变化等。

对于脑机接口而言，未来系统不仅需要读取神经信号，还需要实时理解大脑状态并进行反馈控制。毫秒级神经动力学计算，有望为这类实时闭环系统提供新的硬件基础。

结语：物理规律重构开辟新路径，突破神经动力学延迟瓶颈

在计算架构的演进历程中，相关芯片性能的突破不止会源于制程工艺的精进，也可能来自物理规律的重构。

此次杨玉超团队和宋志棠团队等的研究依托相变忆阻器器件物理特性构建可控存内计算新架构，为长期制约神经动力学系统落地的延迟与能耗瓶颈提供了解决方案，同时完成了硬件原型流片和脑建模场景的实测验证。

相关器件、算法、芯片协同设计思路，为后摩尔时代低时延、低功耗类脑计算硬件提供了可行的技术路线，同时给脑机接口、脑部疾病诊疗等领域的实时化应用提供了硬件支撑。